-
Lecture 19 (Multiplexer & Demultiplexer & Parity Generator/Checker)디지털 회로개론 2021. 12. 10. 23:36728x90
Multiplexer (MUX)는 다수의 입력중 특정 조건에 의해 한개의 입력만 선택해 출력하는 것입니다.
그래서 mux는 data selector 라고도 불립니다.
왼쪽의 그림은 4-input multiplexer 입니다.
2개의 data select line 이 있고
4개의 data input line이 있고
1개의 single output line이 있습니다.
2개의 data select line S0, S1 에 따라 data input을 결정합니다.
예를들어 S1S0 = 00 이면 D0 가 출력되고
S1S0 = 01 이면 D1이 출력되고
S1S0 = 10 이면 D2가 출력되고
S1S0 = 11 이면 D3가 출력됩니다.
따라서
다음과 같은 bool 식이 성립 됩니다.
Demultiplexer (DEMUX)
Multiplexer와 정 반대 역할을 합니다. 한개의 입력을 받아 선택조합에 의해 출력선중 1개를 선택하여 출력하는 회로입니다.
Data distributer(데이터 분배)라고도 불립니다.
1-line-to-4-line 입니다.
두개의 data-select line은 오직 1개의 and gate에 들어가게 됩니다.
따라서 data-select line에 따라 Data input line이 들어가게 됩니다.
ex) data select line에 1010 이 들어오고 data input에 LOW가 들어오면 Output line 상태가 어떻게 되나요?
Parity Generators / Checkers
parity는 에러 검출하는데 이용됩니다. data전송 시에 흔히 발생하는 오류를 잡기 위한것입니다.
보통 parity logic에는 XOR gate가 이용됩니다.
왜냐하면 1이 홀수개 있으면 출력이 1이 되고
1이 짝수개 있으면 출력이 0이 되기 때문입니다.
ex) Add an even parity bit to each of the following code
(a) 110100 (b) 01100011
(a) = 1
(b) = 0
Add an odd parity bit to each of the following code
(a) 1010101 (b) 1000001
(a) = 1
(b) = 1
Check each of the even parity codef for an error
(a) 100010101 (b) 1110111001
(a) = No error
(b) = error
'디지털 회로개론' 카테고리의 다른 글
Lecture 20 (Latches & Flip-Flop) (0) 2021.12.16 Lecture 18 (Converter) (0) 2021.12.10 Lecture 17 (Decoder & Encoder) (0) 2021.12.09 Lecture 16 (Comparator) (0) 2021.12.08 Lecture 14&15 (Adder) (0) 2021.12.06